计算机体系结构中 BCD 加法器的框图?
computer architecturecomputer sciencenetwork更新于 2026/1/11 19:52:17
BCD 加法器是指一个 4 位二进制加法器，可以将两个 BCD 格式的 4 位字相加。加法运算的输出是一个 BCD 格式的 4 位输出字。它可以描述加数与被加数的十进制和，以及当和超过十进制值 9 时产生的进位。因此，BCD 加法器可以执行十进制加法。
BCD 加法器是一种将两个 BCD 数字并行相加，并得出一个 BCD 格式的和的电路。BCD 加法器的内部结构中应该包含校正逻辑。为了将 0110 添加到二进制和中，我们使用第二个 4 位二进制加法器，如图所示。
首先，将两位十进制数字与输入进位一起在顶部 4 位二进制加法器中相加，得到二进制和。当输出进位为 0 时，二进制和中不插入任何内容。当输出进位为 1 时，二进制 0110 将通过底部 4 位二进制加法器插入到二进制和中。最低二进制加法器产生的输出进位可以被拒绝，因为它提供的数据已在输出进位端可访问。
一个十进制并行加法器，如果要加 n 位十进制数字，需要 n 个 BCD 加法器阶段，其中一个阶段的输出进位链接到下一个更高阶阶段的输入进位。为了实现更短的传播延迟，BCD 加法器包含必要的进位预读电路。此外，用于校正的加法器电路不需要全部四个全加器，而且该电路可以进行优化。
