讨论计算机体系结构中的多级中断?
computer architecturecomputer sciencenetwork更新于 2026/1/12 4:07:17
在多级中断中，处理器中存在多个中断引脚。因此，当从某些中断引脚收到中断请求时，CPU 可以识别中断。
下图显示了多级中断系统。
现在让我们讨论一下多级中断的处理流程。当插入外部异步输入时，多级中断的逻辑控制如下 −
- 处理器完成当前指令。
- 程序计数器的当前内容存储在堆栈中。
- 程序计数器加载中断服务程序的地址。
- 程序执行到从新程序计数器内容指向的内存位置获取的指令。
- 中断程序一直执行，直到执行返回指令。
- 一旦 RET 指令从堆栈中接收到旧地址，它会将该地址放回程序计数器。这使得被中断的程序可以继续执行被中断指令之后的指令。
