请解释一下 CMOS 的特性?
CMOS 具有以下特性 −
噪声容限 − CMOS 逻辑 IC 的噪声容限明显高于 TTL IC。这些电路支持较宽的电源电压范围，并且噪声容限会随着 VCC 电源电压的提高而提高。
CMOS 的噪声容限大约为 0.45 VDD。如果工作电压为 12 V，则噪声容限为 5.4 V。这意味着，除非拾取到的噪声峰值超过 5.4 V，否则驱动器和负载之间的连接链路不会受到噪声干扰的影响。因此，这些器件相对而言不易受到噪声拾取引起的不良开关的影响。
电源要求 − CMOS 器件可以在相当大的电压范围内工作，从 3V 到 15V，而 TTL 器件则不然。功耗水平随电源电压的增加而增加。
传播延迟 − 通常，CMOS 器件的传播延迟时间高于 TTL 器件，约为 25ns 到 100ns。CMOS 器件的级联会进一步增加传播延迟。这可以提高器件的工作速度，但需要更高的电源电压并降低负载电容。传播延迟时间tpLH和tpHL为30 ns，而CMOS门电路的上升和下降时间则为60ns。
功耗 − CMOS器件的平均或静态功耗约为10 mW。当从高电平变为低电平或从低电平变为高电平时，功耗会增加，增加的幅度取决于工作频率，即开关速度。在1 MHz时，功耗会增加到1 mW。功耗还取决于容性负载。
浮地输入 − 对于TTL器件，浮地或开路输入相当于高电平输入。因此，由于CMOS门电路的高输入阻抗，其浮置输入极易受到噪声的影响。这会导致功耗增加。
线逻辑 − 如果将两个反相器CMOS门电路的输出连接起来，将会流过大电流，使输出约为VDD/2，这无法表示为状态1或0，从而导致电路功能失效，而且大电流还可能损坏晶体管。因此，CMOS器件不应使用线逻辑。可以使用具有开漏输出的CMOS门电路，它们可以进行线与操作。在这种方法中，N沟道MOSFET的漏极端子在外部可用，并且由于P沟道负载不存在，因此负载寄存器需要连接到外部。
